Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA)

Autores

  • Carlos Caetano Almeida Campinas State University
  • Danilo Pagano Universidade Estadual de Campinas
  • Vornei Augusto Grella Universidade Estadual de Campinas
  • Frank Alexis Canahuire Cabello Universidade Estadual de Campinas
  • Alexandre Tomazati Oliveira Universidade Estadual de Campinas
  • Denis Silva Loubach Universidade Estadual de Campinas
  • Eurípedes Guilherme de Oliveira Nóbrega Universidade Estadual de Campinas

DOI:

https://doi.org/10.20396/sinteses.v0i6.8344

Palavras-chave:

Field programmable gate array. Convolução. Processamento de imagens. Processador nios II.

Resumo

O uso de Field Programmable Gate Array (FPGA) em sistemas embarcados permite combinar a flexibilidade do software com a velocidade do hardware, no que se chama de computação reconfigurável, podendo implementar desde processamentos simples, até circuitos como controlador de vídeo, incluindo memória RAM ou ainda incorporar processamentos complexos e exigentes computacionalmente. O projeto de desenvolvimento do circuito desejado em FPGA pode ser desenvolvido através do programa Quartus II da Altera, que permite o desenvolvimento dos circuitos eletrônicos. A programação do circuito lógico projetado é transferida para o FPGA, através de cabo USB, após recebido e carregado, o FPGA realiza as funções programadas, sendo essa programação volátil, ou seja, o dispositivo deve ser reprogramado a cada vez que é ligado. A transferência pode ser eliminada com a utilização de uma memória ROM programável ou um disco de estado sólido, o que possibilita que o projeto seja diretamente carregado para o FPGA quando ligado. Este trabalho apresenta uma arquitetura para o processamento digital de sinais através de dispositivos implementados em hardware por meio de redes de convolução (ConvNets), são redes com múltiplas camadas, que implementam filtros de convolução. No processamento de imagens, os algoritmos são em geral implementados em software e assim o desempenho computacional pode não ser adequado ou não atender requisitos de aplicações em tempo real. Nesse caso a convolução 2D pode ser aplicada de forma concorrente e/ou paralela, o que pode ser conseguido explorando-se o potencial dos FPGA’s através das ConvNets, obtendo-se assim desempenho potencialmente muito superior.

Downloads

Não há dados estatísticos.

Biografia do Autor

Carlos Caetano Almeida, Campinas State University

Doutorando do Departamento de Mecânica Computacional na Faculdade de Engenharia Mecânica da Unicamp - UNICAMP/FEM, Pesquisador do Advanced Computing, Control & Embedded Systems Laboratory - ACCES-Lab/UNICAMP, possui Mestrado em Engenharia Mecânica com ênfase em Mecatrônica e Visão Computacional pela Universidade Estadual de Campinas - UNICAMP/FEM, graduação em Engenharia de Controle e Automação (Mecatrônica) pela Universidade Estadual de Campinas.

Danilo Pagano, Universidade Estadual de Campinas

Possui graduação em Ciência da Computação pelo Centro Universitário do Sul de Minas (2009) e mestrado em Engenharia Mecanica - Depto Mecanica Computacional, pela Universidade Estadual de Campinas (2012). Atualmente é engenheiro de desenvolvimento de software - Biosensor Indústria e Comércio, e tem experiência em desenvolvimento de sistemas embarcados (microcontroladores e FPGAs).

Vornei Augusto Grella, Universidade Estadual de Campinas

Analista de Sistemas do Centro de Computação da Universidade Estadual de Campinas.

Frank Alexis Canahuire Cabello, Universidade Estadual de Campinas

Possui graduação em Engenharia Mecatrônica - Universidad Nacional de Ingeniería (2009) , mestrado em Engenharia Elétrica pela UNICAMP (2013) e doutorado em Engenharia Elétrica pela UNICAMP (2016). Atualmente é estudante de Pós-doutorado na Faculdade de Engenharia Elétrica da Unicamp.

Alexandre Tomazati Oliveira, Universidade Estadual de Campinas

Possui graduação em Engenharia de Controle e Automação pela Universidade Federal de Itajubá (2004) e mestrado em Engenharia Mecânica pela Universidade Estadual de Campinas (2009). Atualmente é professor no Instituto Federal de São Paulo - campus Bragança Paulista e estudante de doutorado pela Faculdade de Engenharia Mecânica da Universidade Estadual de Campinas. 

Denis Silva Loubach, Universidade Estadual de Campinas

Possui graduação em Engenharia de Computação pela Universidade de Mogi das Cruzes - UMC (2004), mestrado (2007) e doutorado (2012) ambos em Engenharia Eletrônica e Computação pelo Instituto Tecnológico de Aeronáutica - ITA. 

Eurípedes Guilherme de Oliveira Nóbrega, Universidade Estadual de Campinas

Possui graduação em Engenharia Eletrônica pelo Instituto Tecnológico de Aeronáutica (1973), mestrado em Engenharia Mecânica pela Universidade Federal da Paraíba (1979) e doutorado em Engenharia Elétrica pela Universidade Estadual de Campinas (1992). Desenvolveu projeto de pós-doutorado na Universidade de Houston (2001). Atualmente é Professor Associado MS-5.3 da Universidade Estadual de Campinas e foi coordenador do curso de Engenharia de Controle e Automação por 6 anos.

Downloads

Publicado

2016-10-27

Como Citar

ALMEIDA, C. C.; PAGANO, D.; GRELLA, V. A.; CABELLO, F. A. C.; OLIVEIRA, A. T.; LOUBACH, D. S.; NÓBREGA, E. G. de O. Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA). Sínteses: Revista Eletrônica do SimTec, Campinas, SP, n. 6, p. 132–132, 2016. DOI: 10.20396/sinteses.v0i6.8344. Disponível em: https://econtents.bc.unicamp.br/inpec/index.php/simtec/article/view/8344. Acesso em: 7 dez. 2022.

Edição

Seção

Eixo 2 - Desenvolvimento de Ensino, Pesquisa e Extensão